站在实战的角度,化二谈ESD的容性耦合的可能性

2015-08-12 09:48:00
Ensang
原创
1256
最近,有不少论文中,谈及ESD干扰机理有“近场的容性耦合”说法,理论是完美的,但是可能与实践存在差异,化二认为寄生耦合的可能性是很微小的,理由如下: 
     无论是干扰发生容性耦合C*du/dt,必须满足条件如下:
     1)源必须是高阻抗,才能产生高电压;ESD枪有330欧电阻不假,但是ESD放电是瞬间变为大电流脉冲,电压已消失;
     2)干扰必须是高频,实际中,10MHz以上,ESD满足要求(上升沿为1ns);
      3)被干扰对象必须是高阻抗,容性耦合的是电流,仅在高阻抗接受电路上,才产生一定幅度电压;
      4)容性耦合,必然有大的寄生电容,PCB的大面积GND、Vcc与机壳,长信号线与大地,均存在这个可能性;5)ESD泄放路径,如果不是金属板或存在缝隙、孔洞等,ESD就会通过附近pcb、线缆走,也就是容性耦合为主。
      因此,实战性EMC行家,对付ESD就四五招:
      A)低阻抗的“泄"到大地(减小ESL或压降),通过大面积金属机壳接地、信号线并联电容(降低接受源的阻抗)等手段,避免或减少ESD的容性耦合;
      B)减少信号线环路,尤其PCB走线的回流面积,减少电磁的感性耦合,这一点极其重要;
     C)pcb地平面的完整性,让容性耦合的ESD电流,不会有过大压降,形成共阻抗干扰;
     D)浮空的、一定长度的I/O引脚,高阻抗,最好的接收天线。当然,对付ESD最好的方法是防止静电累积,防止它放电(绝缘)_。

    化二,理论性不强,但实践认识较多,这种认识也许是表象,欢迎大家补充与拍砖!
联系我们
联系人: 陈工
电话: 15327209850
传真: 027-59208669
Email: gchen@ensang.com
QQ: 278181923
微信: 武汉PCB设计
地址: 武汉市洪山区关山大道保利花园17A605室